Verilog-HDL & FPGA Project

UART 모듈 설계

서울 기술교육 센터

우상욱 (wu3643@gmail.com)

목차 (Table of Contents)

- **1. 서론 (Introduction)**
  - 1.1 프로젝트 개요 및 사양
- **2. 본론 (Main Body)**
  - 2.1 전체 시스템 구조
  - 2.2 세부 모듈 설계 (Baud Rate, Rx, Tx)
  - 2.3 시뮬레이션 및 결과 (Simulation & Results)
- **3. 결론 (Conclusion)**
  - 3.1 Trouble Shooting
  - 3.2 느낀점 및 고찰

1. 서론 (Introduction)

1.1 프로젝트 개요

- **목표:** Verilog-HDL을 이용한 UART 모듈 설계 및 FPGA-PC 간 통신 구현.
- **기능:** PC에서 ASCII Code(8bit)를 입력받아 FPGA의 스톱워치 및 시계 제어.
- **입력 매핑:**
  - 'u', 'd', 'l', 'r', 'c' 키 → FPGA 버튼 0, 1, 2, 3 매핑 및 동기화.

Top Module 설계 주안점

- **모듈 통합:** `watch_top` 모듈의 Button Sync 로직을 Top 레벨로 추출.
- **이중 제어:** UART Rx 수신 값과 물리 버튼 입력을 **OR 연산**하여 처리.
- **스위치 제어:** 우선순위 없이 Toggle 방식으로 동작하도록 설계.

시스템 사양 (Specification)

System Clock: 100 MHz **Target Board:** Basys3 (Artix-7) **Baud Rate:** 9600 bps **Tool:** Vivado, PC Serial

2.1 전체 시스템 구조

System Architecture



2.2 세부 모듈: Baud Rate Generator

기능 설명

- **역할:** 9600bps 통신 속도를 맞추기 위한 Tick 신호 생성.
- **입력:** 100MHz System Clock, Reset.
- **출력:** `oTick16x` (Baud Rate의 16배수 클럭).
- **원리:** 분주비 계산을 통한 카운터 동작 (Mod-M Counter).



* 안정적인 데이터 샘플링을 위해 16배 오버샘플링 방식을 사용합니다.

Simulation: Baud Rate Generator



검증 포인트: 100MHz 클럭 입력 시, 계산된 주기에 맞춰 `oTick16x` 펄스가 주기적으로 생성되는지 확인.

2.2 세부 모듈: UART Rx (수신부)





FSM (Finite State Machine)

- **IDLE:** 대기 상태 (Start bit '0' 감지 대기).
- **START:** 통신 시작, Start Bit의 중간 지점 확인.
- **DATA:** 16x Tick을 카운트하여 각 비트의 7번째 Tick(중앙)에서 데이터 샘플링 (Shift Register).
- **STOP:** Stop Bit 확인 및 데이터 유효성(`oValid`) 출력.

Simulation: UART Rx

Waveform Analysis



검증 포인트: 직렬 데이터(Serial Data)가 입력될 때, Start Bit 감지 후 8비트 병렬 데이터로 정상 변환되고 Valid 신호가 발생하는지 확인.

2.2 세부 모듈: UART Tx (송신부)

송신 로직

- **기능:** FPGA 내부의 병렬 데이터를 직렬로 변환하여 PC로 전송.
- **프로토콜:** Start Bit(0) → Data(8bit, LSB first) → Stop Bit(1).
- **동기화:** Baud Rate Tick에 맞춰 비트 단위 시프트 전송.
- **제어 신호:** `iValid`로 시작, `oBusy`로 상태 출력.





Simulation: UART Tx



검증 포인트: 병렬 데이터 입력 시 Start Bit를 포함한 직렬 프레임이 Tx 라인으로 출력되며, 전송 중 Busy 신호가 활성화되는지 확인.

Simulation: Loopback Testbench



Testbench 검증: `tx_data_in` (송신 데이터) 및 `rx_data_out` (수신 데이터) 신호를 비교하여, 정확히 Loopback 되는지 비트 단위로 검증하였습니다.

2.3 최종 결과: 종합 시뮬레이션 (파형)

Integrated Loopback Test Waveform



2.3 최종 결과: 종합 시뮬레이션 (분석)

Result Analysis




```
[TB Monitor] Output TX Byte: 0x30 ('0')
[TB Monitor] Output TX Byte: 0x31 ('1')
[TB Monitor] Output TX Byte: 0x3a (':')
[TB Monitor] Output TX Byte: 0x30 ('0')
[TB Monitor] Output TX Byte: 0x30 ('0')
[TB Monitor] Output TX Byte: 0x3a (':')
[TB Monitor] Output TX Byte: 0x35 ('5')
[TB Monitor] Output TX Byte: 0x39 ('9')
```

검증 결과 요약

- **Loopback 성공:**
  Rx로 입력된 데이터가 FPGA 내부 로직을 거쳐 Tx로 정상 반환됨.
- **제어 신호 동기화:**
  UART로 수신된 명령어가 Watch_top 모듈의 제어 신호로 정확히 변환되어 동작.
- **타이밍 검증:**
  Busy 신호와 Valid 신호가 프로토콜에 맞게 동작함.

2.3 최종 결과: 구현 및 분석

Summary

Power analysis from Implemented netlist. Activity derived from constraints files, simulation files or vectorless analysis.

Total On-Chip Power:	**0.109 W**
Design Power Budget:	**Not Specified**
Power Budget Margin:	**N/A**
Junction Temperature:	**25.5°C**
Thermal Margin:	59.5°C (11.8 W)
Effective ϑJA:	5.0°C/W
Power supplied to off-chip devices:	0 W
Confidence level:	Low

Launch Power Constraint Advisor to find and fix invalid switching activity



Resource	Utilization	Available	Utilization %
LUT	475	20800	2.28
LUTRAM	52	9600	0.54
FF	296	41600	0.71
IO	23	106	21.70



Setup

Worst Negative Slack (WNS):	3.571 ns
Total Negative Slack (TNS):	0.000 ns
Number of Failing Endpoints:	0
Total Number of Endpoints:	754

Hold

Worst Hold Slack (WHS):	0.178 ns
Total Hold Slack (THS):	0.000 ns
Number of Failing Endpoints:	0
Total Number of Endpoints:	754

Pulse Width

Worst Pulse Width Slack (WPWS):	3.750 ns
Total Pulse Width Negative Slack (TPWS):	0.000 ns
Number of Failing Endpoints:	0
Total Number of Endpoints:	347

All user specified timing constraints are met.

3. 결론 및 고찰 (Conclusion)

Summary & Lessons

Trouble Shooting (Data Loss)

- **문제 (Issue):** UART를 통해 시계 데이터 연속 전송 시 간헐적으로 문자가 누락되는 현상 발생 (예: 01:04:05 → 1:04:05).
- **원인 (Cause):**
  - `uart_tx`의 Busy 신호 지연 (1clk Latency).
  - FSM의 빠른 상태 천이로 인한 **Race Condition** (전송 미완료 상태에서 다음 데이터 덮어쓰기).
- **해결 (Solution):** `Valid` → `Wait Busy` → `Wait Idle`의 **3단계 핸드쉐이킹** 및 Safety Delay 도입으로 안정성 확보.

프로젝트 고찰

- **통신 시스템 설계 기초 확립:** 간단한 UART Tx/Rx 모듈을 직접 설계하며 직렬 통신의 핵심 원리와 하드웨어 제어의 기초를 확실히 다졌습니다.
- **타이밍 및 설계 변수 고려:** 단순한 기능 구현을 넘어, 클럭 동기화, 신호 지연, 타이밍 마진 등 실제 하드웨어 동작 시 발생할 수 있는 다양한 문제들과 고려사항들이 많다는 것을 깊이 이해하게 되었습니다.

Q & A

wu3643@gmail.com